

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平5-48350

(43)公開日 平成5年(1993)2月26日

(51)Int.Cl.⁴

識別記号

庁内整理番号

F I

技術表示箇所

H 0 3 F 3/343

Z 7328-5 J

3/45

Z 7328-5 J

H 0 3 K 19/086

8941-5 J

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号 特願平3-202819

(22)出願日 平成3年(1991)8月13日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 本間 謙徳

東京都港区芝五丁目7番1号日本電気株式
会社内

(74)代理人 弁理士 熊谷 雄太郎


(54)【発明の名称】 アラーム機能付き出力バッファ回路

(57)【要約】

【目的】 集積回路のアラーム機能付き出力バッファ回路に関して、アラーム設定時に出力信号を低レベルに固定し、出力段に流れる電流を少なくする回路を実現する。

【構成】 NPN型トランジスタ対14、15で構成される差動増幅回路と、トランジスタ7、抵抗9で構成されるエミッタフォロワ回路とを接続する部分に、PNP型トランジスタ10と抵抗11で構成されるアラーム設定回路を接続した構成になっている。

【効果】 アラーム設定時に出力信号を低レベルに固定することにより、出力段に流れる電流を小さくして出力段の消費電力を少なくするという効果を有する。



25, 26, 27 : エミッタフォロワ

1

【特許請求の範囲】

【請求項1】 NPN型トランジスタ対で構成される差動増幅回路と、第1のNPN型トランジスタで構成される第1のエミッタフォロワ回路と、第2のNPN型トランジスタで構成される第2のエミッタフォロワ回路と、第3のNPN型トランジスタで構成される第3のエミッタフォロワ回路と、PNP型トランジスタと、抵抗器を有し、

前記第1のエミッタフォロワ回路の出力端子と前記差動増幅回路の正転入力端子を接続し、

前記第2のエミッタフォロワ回路の出力端子と前記差動増幅回路の反転入力端子を接続し、

前記差動増幅回路の正転出力端子と前記第3のエミッタフォロワ回路の入力端子を接続し、

前記PNP型トランジスタのエミッタを電源に接続し、前記PNP型トランジスタのコレクタと前記第2のエミッタフォロワ回路の出力端子の間に前記抵抗器を接続し、

前記第1のエミッタフォロワ回路の入力端子から正転入力信号を入力し、前記第2のエミッタフォロワ回路の入力端子から反転入力信号を入力し、前記PNP型トランジスタのベースからアラーム信号を入力し、前記第3のエミッタフォロワ回路の出力端子から出力信号を得ることを特徴とするアラーム機能付き出力バッファ回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は反導体集積回路のアラーム機能付き出力バッファ回路に関する。

【0002】

【従来の技術】 従来のアラーム機能付き出力バッファ回路の一例を図2に示し、この回路について説明する。

【0003】 図2の回路はトランジスタ14、15、21、22、抵抗器12、13、20及びアラーム設定用トランジスタ23によって構成される差動増幅回路と、トランジスタ6、抵抗器8で構成されるエミッタフォロワ回路と、トランジスタ7、抵抗器9で構成されるエミッタフォロワ回路と、トランジスタ17、抵抗器18で構成されるエミッタフォロワ回路を有している。

【0004】 次に動作について説明するに、アラーム非設定時に、アラーム信号入力端子19には低レベル

(0.8V以下)の電圧が印加されており、トランジスタ23はカットオフ状態となっている。このときトランジスタ21及び22で構成されるカレントミラー回路は差動増幅回路の定電流源として働く。この場合、入力信号が初段のエミッタフォロワを介して差動増幅回路に加えられ、増幅された信号が最終段のエミッタフォロワ回路を介して、出力端子3より得られる。

【0005】 一方、アラーム設定時には、アラーム信号入力端子19に高レベル(0.8V以上)の電圧が印加され、トランジスタ23は“ON”状態となりトランジ

2

スタ23のコレクタ電流は瞬時に増加する。このとき、トランジスタ21及び22のベース電位が低下するために、トランジスタ21と22はカットオフする。この結果、差動増幅回路には電流が殆んど流れなくなり、第3のエミッタフォロワのトランジスタ17のベース電位は電源電位に等しくなる。従って、出力端子3の電位は入力信号にかかわらず高レベルに固定される。

【0006】

【発明が解決しようとする課題】 図2に示すような従来のアラーム機能付き出力バッファ回路においてはアラーム設定時の出力信号は高レベルに固定されるので、出力段エミッタフォロワ回路のコレクタ電流が増加してしまうという欠点があった。特に出力段に大きな出力駆動能力が要求される場合には抵抗器18の抵抗値は小さく設定される。この場合、上述した電流は極めて大きくなり、これが消費電流の増大あるいは信頼性上の課題となっていた。

【0007】 本発明は従来の上記実情に鑑みてなされたものであり、従って本発明の目的は、従来の技術に内在する上記課題を解決することを可能とした新規なアラーム機能付き出力バッファ回路を提供することにある。

【0008】

【課題を解決するための手段】 上記目的を達成する為に、本発明に係るアラーム機能付き出力バッファ回路は、NPN型トランジスタ対で構成される差動増幅回路と、第1のNPN型トランジスタで構成される第1のエミッタフォロワ回路と、第2のNPN型トランジスタで構成される第2のエミッタフォロワ回路と、第3のNPN型トランジスタで構成される第3のエミッタフォロワ回路と、PNP型トランジスタと、抵抗器とを有し、第1のエミッタフォロワ回路の出力端子と前記差動増幅回路の正転入力端子を接続し、第2のエミッタフォロワ回路の出力端子と前記差動増幅回路の反転入力端子を接続し、前記差動増幅回路の正転出力端子と第3のエミッタフォロワ回路の入力端子を接続し、前記PNP型トランジスタのエミッタを電源に接続し、前記PNP型トランジスタのコレクタと第2のエミッタフォロワ回路の出力端子の間に前記抵抗器を接続して構成され、第1のエミッタフォロワ回路の入力端子から正転入力信号を入力し、第2のエミッタフォロワ回路の入力端子から反転入力信号を入力し、PNP型トランジスタのベースからアラーム信号を入力し、第3のエミッタフォロワ回路の出力端子から出力信号を得ることを特徴としている。

【0009】

【実施例】 次に本発明をその好ましい一実施例について図面を用いて具体的に説明する。

【0010】 図1は本発明の一実施例を示す回路構成図である。

【0011】 図1を参照するに、本発明の一実施例は、NPN型トランジスタ14、15と抵抗12、13及び

3

電流源16で構成される差動増幅回路24と、NPN型トランジスタ6と抵抗8で構成されるエミッタフォロウ回路25と、NPN型トランジスタ7と抵抗9で構成されるNPN型フォロウ回路26と、NPN型トランジスタ17と抵抗18で構成されるエミッタフォロウ回路27と、PNP型トランジスタ10と抵抗11で構成されるアラーム機能回路とを備えており、差動増幅回路24の入力端子と第1及び第2のエミッタフォロウ回路25、26の出力端子をそれぞれ接続し、これらのエミッタフォロウ回路の入力端子1、2より差動信号を入力する。更に、差動増幅回路24の正転出力端子と第3のエミッタフォロウ回路27の入力端子を接続し、このエミッタフォロウ回路27の出力端子3より出力信号を得る。またPNP型トランジスタ10と抵抗11で構成されるアラーム機能回路のPNP型トランジスタ10のエミッタを直流電圧源5に接続し、このトランジスタ10のコレクタと差動増幅回路24の反転入力端子との間に抵抗11を直列接続し、アラーム非設定時にはこのPNP型トランジスタ10のベースに高レベル電圧を印加し、アラーム設定時には低レベル電圧を印加する。

【0012】次に図1に示す一実施例の動作を説明する。

【0013】アラーム非設定時、即ちアラーム入力端子4に高レベルが印加されているときには、PNPトランジスタ10はカットオフ状態となり、エミッタフォロウ回路26の出力インピーダンスは十分低いために、この回路26の出力信号はPNP型トランジスタ10及び抵抗器11の影響を殆んど受けない。

【0014】一方、アラーム設定時即ちアラーム入力端子4に低レベル電圧が印加されると、PNP型トランジスタ10はターンオンするために、差動増幅回路24のNPN型トランジスタ15のベース電位は、抵抗11と抵抗9で決まる電位（高レベル）に固定される。このとき第2のエミッタフォロウ26のNPN型トランジスタ

4

7のエミッタ電位も高レベルに上昇するために、NPN型トランジスタ7のベースエミッタ間電圧が充分とれなくなるために、NPN型トランジスタ7はカットオフ状態となる。その結果、入力端子2からの入力信号は次段の差動増幅回路24に伝わらなくなる。

【0015】以上により、差動増幅回路24のNPN型トランジスタ15のベース電位がNPN型トランジスタ14のベース電位に対して充分高く固定されるために、差動増幅回路24の出力信号は低レベルに固定される。従って、出力端子3には入力信号にかかわらず低レベルを得る。なお、アラーム時には出力段NPN型トランジスタ17に流れる電流はこの回路における最小の値となるのは自明である。

【0016】

【発明の効果】以上説明したように、本発明によれば、アラーム設定時の出力信号を低レベルに固定することにより、出力段のトランジスタのコレクタ電流を極めて少なくできるという効果が得られる。

【図面の簡単な説明】

【図1】本発明の一実施例を示す回路構成図である。

【図2】従来例の回路図である。

【符号の説明】

1、2…入力端子

3…出力端子

4…アラーム入力端子

5…直流電圧源

6、7、14、15、17、21、22、23…NPN型トランジスタ

8、9、11、12、13、18、20…抵抗器

10…PNP型トランジスタ


16…直流電流源

19…アラーム入力端子

24…差動増幅回路

25、26、27…エミッタフォロウ回路

【図1】



85, 25, 27 : エミッタフォロワ

【図2】

